

# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

60015944 A

(43) Date of publication of application: 26.01.85

(51) Int. CI

H01L 21/76 // H01L 27/08

(21) Application number: 58123235

(22) Date of filing: 08.07.83

(71) Applicant:

HITACHI LTD

(72) Inventor:

TAMAOKI YOICHI **KURE TOKUO** 

SHIBA TAKEO


#### (54) SEMICONDUCTOR DEVICE

#### (57) Abstract:

PURPOSE: To flatten a semiconductor device through an easy process, and to reduce wiring capacitance by reticulately forming a narrow insular region in an isolation region.

CONSTITUTION: A collector buried layer 2 is formed on the surface of a Si substrate 1, a Si epitaxial layer 3 as an active section for a transistor is shaped on the layer 2, and the whole is thermally oxidized. Grooves 5 approximately vertical to Si are formed, and ions are implanted while using residual  $\mathrm{SiO}_2$  films 4 as masks. The  $\mathrm{SiO}_2$  films 4 are removed, a thin  $\mathrm{SiO}_2$  film 7 is formed on the surfaces of the grooves through second thermal oxidation, and a SiO2 film 8 in thickness in the same extent as the depth of the grooves is deposited on the film 7. The  $SiO_2$  film 8 is etched to obtain a flat surface. The width b of the groove must be brought within approximately one and a half times as long as the depth of the groove. It is preferable that the width (a) of Si of island sections is brought to the size of one fifth or less of (b) in order to reduce wiring capacitance. Openings are bored to a passivation film 18, and a base electrode 19, an emitter electrode 30 and a collector electrode 21 are formed, thus completing the transistor.

COPYRIGHT: (C)1985,JPO&Japio



# ① 日本国特許庁 (JP)

# <sup>®</sup>公開特許公報(A)

①特許出願公開

昭60-15944

¶Int. Cl.⁴H 01 L 21/76H 01 L 27/08

識別記号

1 0 1

庁内整理番号 M 8122-5F 7925-5F

砂公開 昭和60年(1985)1月26日

発明の数 1 審査請求 未請求

(全 3 頁)

**②半導体装置** 

20特

願 昭58—123235

②出 願 昭58(1983)7月8日

⑦発 明 者 玉置洋一

国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究

所内

⑩発 明 者 久礼得男

国分寺市東恋ケ窪1丁目280番

地株式会社日立製作所中央研究 所内

⑫発 明 者 芝健夫

国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 所内

⑪出 願 人 株式会社日立製作所

東京都千代田区神田駿河台 4 丁

目6番地

⑩代 理 人 弁理士 髙橋明夫 外1名

明 細 書

発明の名称 半導体装置

## 特許請求の範囲

半導体基板に形成された溝内に絶縁物を充填して素子間の絶縁分離を行なり半導体装置において、上記分離領域内に一定の長さ以下の間隔をおいておよそ1 μm以下の幅を有する島状領域を網目状に有することを特徴とする半導体装置。

# 発明の詳細な説明

#### 〔発明の利用分野〕

本発明は、半導体装置に関し、詳しくは、半導体基板に形成された際に絶録物を充填して、複数 の半導体素子を互いに電気的に分離 ;る半導体装 置に関する。

# [発明の背景]

半導体基板に講を形成して構内に絶縁物を充塡して半導体素子間の絶縁分離(アイソレーション)を行なり方法は、従来の選択酸化法に比べて、所 製面機と寄生容量が非常に小さく、高集積・高速 LSIに適した方法である。ところが、LSIに 必要とされる種々の溝幅の溝に絶験物を平坦に埋 込む必要があるため、その平坦化のためにプロセ スが複雑になる欠点があつた。そこで、溝の幅を 制限して平坦化を容易にする方法が用いられてい たが、溝の幅を制限すると不要の能動領域が発生 し、配線容量が増大して回路の動作速度が低下す る欠点があつた。

# 〔発明の目的〕

本発明の目的は、上記従来技術の欠点を除去し、 容易なプロセスで平坦化が出来、しかも配線容量 を小さくすることのできる半導体装置を提供する ことである。

### 〔発明の概要〕

上記目的を達成するために、本発明はアイソレーション領域の中に、幅の狭い島状領域を制目状に設けて、平坦化を容易にすると同時に、海幅と網目島の幅の比を5倍以上にすることによつて配線容量を有効に低減している。島状領域を設けた場合に線状では横方向の力に弱くて、洗浄等

のブロセスで島が折れたりして破損するが、その 欠点はなくなつた。

# 〔発明の実施例〕

・以下、パイポーラ集機回路の製造に関する実施 例を用いて本発明を詳細に説明する。

第1図に示すように、Si基板1の表面にコレクタ埋込階2を設け、その上にトランジスタの能動部分となるSiエピタキシャル隙3(厚さ1~1.5μm)を形成した後、熱酸化を行なつてSiO2 膜4を形成し、さらに、ホトエッチング法を用いて、次を形成すべき領域にある上記SiO2 膜を選択的に除去した。

次に、第2以に示すように、反応性スパッタエッチングなど周知のドライエッチング技術を用いてSiに性性垂直の得5を形成し、残つたSiOz 腹4をマスクにしてイオン打込みを行ない、海の 底部のSi 基板にチャネルを防止する拡散階6を 形成した。

次に、第3図に示すようにSiO2 膜4を除去し、再度熱酸化を行なつて隣の表面に輝いSiO2

膜7(厚さ50~200 n m)を形成し、その上 に通常のCVD法で溝の架さと同程度の厚さの SiO2 膜8を堆積した。

次に、第4図に示すように、等方的なエッチング法(ウエット法でもドライ法でも良い)を用いてSiOz 膜8をエッチングして平坦な表面を得た。

ととて、幅の広い島9はトランジスタ等の素子が形成される領域で、幅の狭い島10は平坦化を容易にするための領域である。

ことで、海の幅もは海の深さの約1.5倍以内にする必要がある(海の中央部にSi0・膜8の凹部が発生しない条件)。また、島部のSiの幅aは、配線容量を低減するためにもの1/5以下です法にすることが望ましい。従つて、幅aは出来るだけ小さくする必要があるが、この幅が0.5μm程度になると強度が弱くなつて長いパターンは折れやすくなる。そこで第5図の平面図に一例を示すよりに狭い島のパターン11を網目状に配置することによつて狭い島10の破損を防止する

ことができる。ことで、網目のくり返し間隔はX 方向とY方向で必ずしも等しくする必要はなく、 一方向を平坦化に必要な間隔に設定すれば他た方は それよりも大きくしても良い。また、素子の形成 される領域12の周辺はアイソレーションが必要 なので、第5図のように網目パターンとの間にず なので、第5図ける必要がある。更に、ギャン を設けたために支えのない長いパターンが発生す る場合には破線14のように島を追加することが 望ましい。

さて、第6図に示すように、第4図の後、コレクタ取出し用拡散層15、ペース拡散層16、エミッタ拡散層17を形成し、さらに、パッシペーション膜18に開孔して、ペース電極19、エミッタ道極20、コレクタ電極21を形成してトランジスタが完成した。

本実施例では、垂直の溝形状の場合について述 ぶたが、第7図に示すように、隣の上部に傾斜を つけることも可能である。との場合には能動領域 の幅が若干小さくなるが、埋込SiOュ 膜のカバ レンジが向上する、配線容量が更に小さくなる等の長所がある。また、微細加工技術を用いて分離領域中の島の幅を 0.5 μm以下にして、酸化時にすべて 8 i O 。膜に変換することも可能である。 この場合には配線容量は、狭い枠のみの場合の約1/10まで減少し、回路速度は約50%向上する。

#### 〔発明の効果〕

このようにして製作されたバイボーラLSIは 分離領域に厚いSiOュ 腹8が存在し、しかも分 証領域中の島10の幅が小さいため、配緘容量が 狭い隣のみの場合の約1/5に減少し、回路が約 30ヵ高速化した。

#### 図面の簡単な説明

第1図~第4図,第6図は本発明の一実施例としての半導体装置の概略工程図、第5図は同実施例を示す平面図、第7図,第8図はそれぞれ本発明の他の実施例を示す断面図である。

1 … S i 基板、 2 …コレクタ塩込脂、 3 … S i ェ ピタキシャル脂、 4 , 7 , 8 … S i O ; 膜。

